Partenaires


Rechercher

Sur ce site

Sur le Web du CNRS


Accueil du site > Structuration Scientifique > Electronique > Architecture des Systèmes Electroniques de vision > RaPToM

RaPToM

RApid Prototyping TOols and Methods / Méthodes et outils pour le prototypage rapide

Ce projet a pour objectif le développement de l’outil « STARSoC » dédié au prototypage rapide d’applications de traitement du signal et de l’image sur des systèmes matériels de type MPSoC (Multiprocessor System on Chip) basés sur les NoC (Network on Chip) tout en exploitant la reconfiguration dynamique des composants reconfigurables

Nous envisageons de poursuivre ces travaux dans différentes directions :
- Modélisation d’architectures reconfigurables en UML2. Cela ira de la modélisation de haut niveau, en utilisant UML2, pour la spécification de l’application et de l’architecture jusqu’à l’intégration d’architecture MPSoC conçue autour des réseaux sur puce reconfigurables dynamiquement. Nous venons d’obtenir un projet ANR (FAMOUS) qui vise à introduire une méthode qui prend la reconfiguration dynamique du matériel comme un concept essentiel et propose les mécanismes logiciels nécessaires pour exploiter ces capacités au cours de l’exécution de l’application.
- Les réseaux sur puce auto-adaptables. Les NoC sont aujourd’hui considérés comme étant la meilleure solution pour les besoins en communications des MPSoCs (Multiprocessor SoC) du futur. Nous proposons la réalisation d’un démonstrateur MPSoC reconfigurable dynamiquement pour une application de traitement d’image. Un réseau sur puce nécessitant des performances très élevées pour une application spécifique sera taillé sur mesure pour celle-ci en termes de topologie, de protocoles et de routeurs. Le but du sujet de thèse en collaboration avec l’Université de Béjaïa (Algérie) est d’utiliser la théorie des files d’attente pour l’exploration et le dimensionnement des NoC.
- Plateforme MPSoC sous SystemC. Des travaux menés parallèlement à ceux décrits ci-dessus portent sur la mise en place d’une plateforme open-source MPSoC sous SystemC pour la Co-simulation d’architectures hétérogènes. L’objectif est de faciliter la modélisation architecturale des systèmes embarqués à haut niveau. Nous poursuivons cette étude en collaboration avec l’Université de Constantine (Algérie) dont le but est de générer le code systemC et le code streams-c à partir d’une description en UML2 de l’application et de l’architecture.
- Méthodologie M3. La méthodologie M3 (Minimum Mandatory hardware Modules) a pour objectif de permettre aux non électroniciens d’implémenter rapidement leurs algorithmes sur des FPGA. Pour cela, nous avons créé un modèle VHDL générique de processeur VLIW (Very Long Instruction Word) modulable qui a été validé par plusieurs applications de vision en temps réel. Un projet commun (2011) a été déposé avec le département Temps-Fréquence de l’institut Femto-ST. Une thèse CIFRE ( société Armadeus Systems) est en cours pour appliquer cette méthodologie sur des plateformes spécifiques dans le domaine du contrôle des nano systèmes. Nous allons également poursuivre ces études afin de développer des cœurs de processeurs optimaux, implémentés sur des FPGA.

Chercheurs et enseignants-chercheurs permanents :


LE2I - Laboratoire Electronique, Informatique et Image | webmestre : Antoine Trapet | info légales | logo SPIP 2