Partenaires


Rechercher

Sur ce site

Sur le Web du CNRS


Accueil du site > Membres > Anciens Membres > Philippe Brunet

Philippe Brunet

Maître de conférences

Institut Supérieur de l'Automobile et des Transports
49 rue Mademoiselle Bourgeois
58000 Nevers

Tél : 0386715053
Fax : 0386715001
Email : philippe.brunet_isat u-bourgogne.fr


Publications

Revues (3)

  • "Outil de partitionnement temporel pour la conception de systèmes reconfigurables embarqués de traitement du signal", Yves Berviller, Camel Tanougast, S Weber, Philippe Brunet, Hassan Rabah, Traitement du signal, 22 (6), 2006
  • "Temporal partitioning methodology optimizing FPGA resources for dynamically reconfigurable embedded real-time system", Camel Tanougast, Yves Berviller, Philippe Brunet, S Weber, Hassan Rabah, Microprocessors and Microsystems, 37 (3), pp. 115-130, 25 Avril 2003
  • "A partitioning methodology that optimises the area on reconfigurable real-time embedded systems", Camel Tanougast, Yves Berviller, S Weber, Philippe Brunet, EURASIP Journal on Applied Signal Processing,Special Issue on Rapid prototyping of DSP Systems, Avril 2003

Livres (1)

  • "Real Time Robust Embedded Face Detection Using High Level Description", Khalil Khattab, Philippe Brunet, Julien Dubois, New Approaches to Characterization and Recognition of Faces (pp 171-195), 2011 lien sur HAL

Conférences internationales (4)

  • "Exploration multicritères de l’espace de partitionnement en reconfiguration dynamique", Philippe Brunet, Yves Berviller, Camel Tanougast, S Weber, Journées Francophones sur l'Adéquation Algorithme Architecture (JFAAA’05), Dijon, France, 18 Janvier 2005
  • "Implantation FPGA optimisée de l’algorithme AES pour applications embarquées", Ting Liu, Camel Tanougast, Philippe Brunet, Yves Berviller, Hassan Rabah, S Weber, Journées Francophones sur l'Adéquation Algorithme Architecture (JFAAA’05), Dijon, France, 18 Janvier 2005
  • "Détection automatique des stries de croissance des arbres par tranformée en ondelettes ", Tadeusz Sliwa, Philippe Brunet, Yvon Voisin, Olivier Morel, Christophe Stolz, Alain Diou, Graphics/Vision Interface, pp. 376-381, Halifax, Canada, June 2003
  • "Automated RTR Temporal Partitioning for Reconfigurable Embedded Real-Time System Design", Camel Tanougast, Yves Berviller, Philippe Brunet, S Weber, 17ème International Parallel et Distributed processing symposium (IPDPS), Nice, France, IEEE computer society, 22 Avril 2003

Conférences nationales (2)

  • "Partitionnement automatique optimisant les ressources FPGA pour l'aide a la conception de SoC reconfigurable", Philippe Brunet, Camel Tanougast, Yves Berviller, S Weber, 19ème colloque GRETSI sur le traitement du signal et des images, Paris, France, 8 Septembre 2003
  • "DAGARD: outil de partitionnement d’algorithmes pour implantations sur architectures reconfigurables dynamiquement", Philippe Brunet, Camel Tanougast, Yves Berviller, S Weber, 6èmes Journées Nationales du Réseau Doctoral Microélectronique, Micro et Nanotechnologiques (JNRDMMN), pp. 363-364, Toulouse, France, Mai 2003

Workshops internationaux (3)

  • "Spécifcations comportementales d'un Agent Véhicule en vue de l'intégration de la fonction Maintenance dans la gestion d'une flotte de véhicules partagés", César Zamilpa Quiroz, Nesrine Zoghlami , Philippe Brunet, Pierre Loonis, Workshop International: Logistique et Transports 2009 (LT2009), Port el Kantaoui - Sousse, Tunisie, 2009
  • "An Optimized FPGA Implementation of an AES Algorithm for Embedded Applications", Ting Liu, Camel Tanougast, Philippe Brunet, Yves Berviller, Hassan Rabah, S Weber, International Workshop on Applied Reconfigurable Computing (ARC 2005), Algarve, Portugal, 22 Février 2005
  • "Hardware Partitioning Software for Dynamically Reconfigurable SoC Design", Philippe Brunet, Camel Tanougast, Yves Berviller, S Weber, the 3rd IEEE International Workshop on System-on-chip for real time Applications (IWSOC2003), Calgary, AB-Canada, IEEE Circuits and Systems Society’s Technical Committee on VLSI and on Communica, 30 Juin 2003

Thèses (1)

  • "Exploration multicritères d'architectures à Reconfiguration Dynamique", Philippe Brunet, Mémoire de Thèse en Instrumentation et Micro-Electronique, Nancy, France, Université Henri Poincaré, 15 Décembre 2004 2130_These_Phi.pdf

Derniers billets publiés


Archives


LE2I - Laboratoire Electronique, Informatique et Image | webmestre : Antoine Trapet | info légales | logo SPIP 2